Kombinační obvod SR - zakázaný stav a jeho řešení

Ahoj,

prosím o radu, když nastane výstup u KO SR 1 a 1, dojde k tzv hazardnímu stavu, vím, že se to nepoužívá kvůli jiskření, ale jak to řešit? kromě předejití, že nezapojím 0a0 vstupy… děkuji :slight_smile:

Jaké jiskření? KO ten stav vůbec nijak nevadí. Prostě jen nemá definované výstupy (nebo má, ale je na nich nesmysl - např. 1+1, což není platná kombinace když má být druhý výstup negovaný).
Odstranit tento stav můžeš např. úpravou na obvod JK.

Nad týmto som sa tiež zamýšľal, a na základe simulácie som zistil nasledujúce:
Ak zostavíš RS klopný obvod z hradiel NOR, a výstup berieš ako Q, potom ak je R vstup na log1, je v podstate S vstup ignorovaný (nezáleží na stave S vstupu) a na výstupe Q je log0 po celú dobu trvania log1 na vstupe R.
Ak berieš výstup z negQ, situácia je opačná (,ignorovaný" je vstup R), výstup negQ je na log0.

Táto situácia je však trochu ,ideálna" (v prostredí simulač. programu asi nebolo uvažované s rôznymi oneskoreniami a pod.) a zišlo by sa to overiť v praxi, ale myslím že by sa to mohlo správať podobne.

Nepouzit RS kvoli iskreniu je fakt cool :slight_smile:
Uz viem preco okolo mna elektronika neiskri, ale iba obcas dymi :slight_smile:

sqad… stym nepocitaj tie stavy niesu definovane a basta Nemaju sa pouzivat.